技术专栏  快速登录 注册
首页 供应信息 求购信息 厂商名录 RoHS器件 价格查询 技术资料 行业资讯 行业标准 交流论坛 会员专区
首页 >  行业资讯 >  技术专栏 > 测试专栏 > 正文
采用改进型菊花链测试芯片的可靠性应力测试

http://www.cecbn.com  2007年08月25日09:50:15 互联网

摘要:本文介绍一种全新设计的测试芯片,封装采用该芯片可以方便地确定在加速应力测试中产生的热-机械失效。在进行应力测试时,这种芯片与产品实际使用的有源芯片效果相同,但简化了对封装进行失效分析的流程。

在开发新型IC封装技术时,一个不可或缺的部分是尽早在使用环境下对封装进行应力测试。但进行测试不可避免地要求先将芯片进行封装。对于使用有机基板的倒装芯片技术来说此类测试需求更为明显。这是由于能够用作基板的有机化合物种类非常之多,而且每种材料与粘结好的芯片之间都存在特定的热-机械应变关系。
  但目前对于开发部门常见的一个逻辑问题是,为了尽快地完成整个电子器件的开发,需要在电路设计的同时就进行封装的开发,甚至在很多情况下,要求封装的设计实现先于有源芯片的开发。
  LSI Logic公司开发了一种改进型菊花链(MDC)芯片,该芯片可以在加速可靠性应力测试的各个阶段中使用。在过去的六年里,已经成功地将该测试芯片用于产品开发、质量检测和可靠性跟踪等项目。

 

MDC的功能要求
  芯片测试设备要求易于设计和实现,并且还要具有如下功能:
  * 为封装提供全面应力测试的能力。
  * 可检测所有芯片-封装界面处的应力。
  * 可检测所有封装中冶金应力、机械应力和化学应力。
  * 可以采用标准的自动测试设备(ATE)完成测试。
  * 易于进行失效分析。
  * 与二级封装的测试兼容。
  封装可靠性测试包括标准的JEDEC测试,如JESD 47标准所规定的,以及一些客户自订制的测试:各种外加偏压/潮湿环境/温度条件下测试、高加速应力测试(HAST)、无偏压HAST、温度循环测试、高温存储寿命测试、元件温度循环测试、二级温度循环和温度冲击测试。设计MDC芯片时,需要支持并加速所有已知的失效模式,同时还可以探测到与之相关的失效机制。
  使用菊花链芯片的目的是保证封装结构和组装工艺的机械可靠性,并且保证了在电学上的可测试性。另外要求容易判断失效位置。为了实现这样的目标,要求在设计时考虑如下准则:
  * 允许向尽可能多的相近导电通路对施加反向偏压。
  * 所有的Vss和Vdd平面之间是导通的。
  * 具有可检测芯片断裂的导电通路结构。
  * 检测键和的完整性并可兼顾到下层的互连通孔和金属层。
  * 倒装芯片中影响芯片分布的应力效应。
  * 监测芯片引起的应变分布效应。
  * 监测一般的热-机械应力效应。
  * 监测芯片粘结和下填料填充粘结问题。

 

设计

设计菊花链结构测试芯片是为了确定所有由加速应力测试引起的热-机械失效。为了实现这一目标,我们首先确定MDC使用与其他LSI有源芯片同样的金属化层和钝化层结构。如果需要,我们也可以根据实际芯片的情况增加额外的键和通孔和再分布层。MDC芯片的组装工艺与正常功能的芯片完全一样,使用相同的粘结胶,在基板同样的位置上粘结芯片。

芯片设计上也含有横穿每个象限和/或全部芯片宽度的环路结构,这些结构可以用来探测芯片是否开裂。在采用引线键合工艺313引脚的EPBGA封装和采用倒装芯片工艺1517引脚的PBGA封装中,我们在测试芯片中采用了这种典型的断裂检测结构。

图1和图2所示为MDC的键和区的分布情况,该芯片采用两层金属来模拟实际芯片的键和区通孔结构,这样保证了在芯片键合过程中所受的应力与实际芯片的情况一致。图中也可以看到用于监视芯片开裂的导电通路的设计。

313引脚的菊花链芯片设计含有两层金属层,分别为金属层2(M2)和金属层3(M3),代表了硅-金属结构中不同的布线层。测试芯片尺寸为9 × 9 mm。共有256个键和区,每两个成对链接,因此共有128个测试链。

这些链的长度不同,包括连接相隔键和区,用于偏压测试的短链,以及穿越芯片中心的最长链。长链通常用于监测芯片是否断裂。它们延伸到芯片的中心和四角,涵盖了所有的四个象限。

图3所示为采用MDC结构的倒装芯片,拥有1517个焊球和512个菊花链。芯片的尺寸是12.6 × 12.6 mm,键和区的节距为10 mil。测试芯片上所有回路链的几何尺寸相同,只有一层金属层。

 

加速应力测试

MDC测试芯片在加速应力环境测试时设定的参数与普通有源芯片测试时设定的参数完全相同。

外加偏压/湿度/温度条件测试-对于外加偏压/湿度/温度条件测试(包括HAST)来说,MDC提供了一种功能非常强大的测试手段。封装的每一个导电通路都可以通过位于两边的偏压电路施加反向偏置电压,这样可以获得供离子迁移的最大表面积,可导致漏电通路的产生。并且保证检测出所有可能出现腐蚀的位置。为了保证能检测出所有通孔到平面和平面到平面的可能漏电,对地和功率平面也施加偏压逐个测试通孔隔离环。偏置电压还可提高到实际有源电路不允许的程度,当然需要限制最大漏电流,以保证漏电路径或针孔上不会有熔断现象发生。另外,还可以持续保持偏置电压,使得所有可能漏电的位置在整个应力循环中一直保持受力状态。但器件不会发生ESD失效情况。

由于电路结构非常简单直接,很容易在循环加载过程中监控漏电流或环路电阻。另外在MDC中没有电流流动,因此不会产生开尔文自加热或者自烘干现象,这也保证了封装/组装结构中所有的失效问题都是由于外加的湿度条件引起的。由此可知,在偏压HAST测试中器件所受的应力,环境的相对湿度和温度与无偏压HAST测试是一样的。由于偏压和无偏压HAST测试的温度相同,我们可以比较电化学和电迁移现象对失效产生的作用,也可以与直接化学失效进行比较。

京ICP证07004726号      本站网络实名:中国电子元器件商务网
Copyright ©2006-2007 CECBN Corporation, All Rights Reserved 中国电子元器件商务网版权所有
服务热线:[广州]020-87236321/87237663  Email:admin@cecbn.com